DPU技术进展概况

摩尔定律的放缓与全球数据量的爆发这个正在迅速激化的矛盾通常被作为 处理器专用化的大背景，正所谓硅的摩尔定律虽然已经明显放缓，但“数据摩 尔定律”已然到来。IDC的数据显示，全球数据量在过去10年年均复合增长率 接近50%，并进一步预测每四个月对于算力的需求就会翻一倍。因此必须要找 到新的可以比通用处理器带来更快算力增长的计算芯片，DPU于是应运而生。这个大背景虽然有一定的合理性，但是还是过于模糊，并没有回答DPU之所以 新的原因是什么，是什么“量变”导致了“质变”？

 

　　从现在已经公布的各个厂商的DPU架构来看，虽然结构有所差异，但都不 约而同强调网络处理能力。从这个角度看，DPU是一个强IO型的芯片，这也是 DPU与CPU最大的区别。CPU的IO性能主要体现在高速前端总线（在Intel的体 系里称之为FSB，Front Side Bus），CPU通过FSB连接北桥芯片组，然后连接到 主存系统和其他高速外设（主要是PCIe设备）。目前更新的CPU虽然通过集成 存储控制器等手段弱化了北桥芯片的作用，但本质是不变的。CPU对于处理网 络处理的能力体现在网卡接入链路层数据帧，然后通过操作系统（OS）内核 态，发起DMA中断响应，调用相应的协议解析程序，获得网络传输的数据（虽 然也有不通过内核态中断，直接在用户态通过轮询获得网络数据的技术，如 Intel的DPDK，Xilinx的Onload等，但目的是降低中断的开销，降低内核态到用 户态的切换开销，并没有从根本上增强IO性能）。可见，CPU是通过非常间接 的手段来支持网络IO，CPU的前端总线带宽也主要是要匹配主存（特别是 DDR）的带宽，而不是网络IO的带宽。

 

　　相较而言，DPU的IO带宽几乎可以与网络带宽等同，例如，网络支持 25G，那么DPU就要支持25G。从这个意义上看，DPU继承了网卡芯片的一些特 征，但是不同于网卡芯片，DPU不仅仅是为了解析链路层的数据帧，而是要做 直接的数据内容的处理，进行复杂的计算。所以，DPU是在支持强IO基础上的 具备强算力的芯片。简言之，DPU是一个IO密集型的芯片；相较而言，DPU还 是一个计算密集型芯片。

 

　　进一步地，通过比较网络带宽的增长趋势和通用CPU性能增长趋势，能发 现一个有趣的现象：带宽性能增速比（RBP，Ratio of Bandwidth and Performance growth rate）失调。RBP定义为网络带宽的增速比上CPU性能增速， 即RBP=BW GR/Perf. GR如图1-1所示，以Mellanox的ConnectX系列网卡带宽作为 网络IO的案例，以Intel的系列产品性能作为CPU的案例，定义一个新指标“带 宽性能增速比”来反应趋势的变化。